

PATENT ABSTRACTS OF JAPAN

(11)Publication number : 2001-230467

(43)Date of publication of application : 24.08.2001

(51)Int.Cl.

H01L 43/06

(21)Application number : 2000-249472

(71)Applicant : SANKEN ELECTRIC CO LTD

(22)Date of filing : 21.08.2000

(72)Inventor : OTSUKA KOJI

(30)Priority


Priority number : 11350064 Priority date : 09.12.1999 Priority country : JP

(54) CURRENT DETECTOR PROVIDED WITH HALL ELEMENT

(57)Abstract:

PROBLEM TO BE SOLVED: To detect a current with accuracy by using a Hall element.

SOLUTION: On an insulation film 32 formed on the surface of a semiconductor substrate 23 which constitutes the Hall element 1, a conductor layer 15 is formed as a current path. The conductor layer 15 is so disposed as to surround a main operating region of the Hall element 1. Between the conductor layer 15 and the semiconductor substrate 23, a Mo-made shield layer 50 is disposed to prevent dielectric noise.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

BEST AVAILABLE COPY

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19) 日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11) 特許出願公開番号

特開2001-230467

(P2001-230467A)

(43) 公開日 平成13年8月24日 (2001.8.24)

(51) Int.Cl.

H01L 43/06

識別記号

F I

H01L 43/06

サーチワード(参考)

Z

審査請求 未請求 請求項の数 5 O L (全 10 頁)

(21) 出願番号 特願2000-249472(P2000-249472)

(22) 出願日 平成12年8月21日 (2000.8.21)

(31) 優先権主張番号 特願平11-350064

(32) 優先日 平成11年12月9日 (1999.12.9)

(33) 優先権主張国 日本 (J P)

(71) 出願人 000106276

サンケン電気株式会社

埼玉県新座市北野3丁目6番3号

(72) 発明者 大塚 康二

埼玉県新座市北野3丁目6番3号 サンケ

ン電気株式会社内

(74) 代理人 100072154


弁理士 高野 剛次

(54) 【発明の名称】 ホール素子を備えた電流検出装置

(57) 【要約】

【課題】 ホール素子を使用して、電流を高精度に検出することが困難であった。

【解決手段】 ホール素子1を構成する半導体基体23の表面の絶縁膜32の上に電流通路としての導体層15を設ける。このホール素子1の主動作領域を囲むように配置する。導体層15と半導体基体23との間に誘導ノイズを防ぐためのM0からなるシールド層50を配置する。



BEST AVAILABLE COPY

(2)

特開2001-230467

1

2

【特許請求の範囲】

【請求項1】 電気回路の電流を検出するための装置であって、

ホール素子を有する半導体基体と、

前記ホール素子を覆うように前記半導体基体の一方の表面上に配置された第1の絶縁膜と、

前記第1の絶縁膜の開口を通して前記ホール素子の複数の半導体領域にそれぞれ接続された複数の電極と、

前記第1の絶縁膜の上に配置され且つ前記複数の電極にそれぞれ接続された複数の配線導体層と、

前記第1の絶縁膜及び前記複数の電極及び前記複数の配線導体を覆うように形成された第2の絶縁膜と、

平面的に見て少なくとも前記ホール素子の主動作領域の一部を覆うように前記第2の絶縁膜の上に配置されたシールド層と、

前記シールド層を覆うように形成された第3の絶縁膜と、

平面的に見て前記主動作領域に沿う部分を有するように前記第3の絶縁膜の上に配置され検出電流通路用導体層とを備えた電流検出装置、

【請求項2】 更に、前記検出電流通路用導体層を覆うように形成された第4の絶縁膜と、

平面的に見て少なくとも前記ホール素子の主動作領域の一部を覆うように前記第4の絶縁膜の上に配置されたシールド層と、を備えていることを特徴とする請求項1記載の電流検出装置。

【請求項3】 電気回路の電流を検出するための装置であって、

ホール素子を有する半導体基体と、

前記ホール素子を覆うように前記半導体基体の一方の表面上に配置された第1の絶縁膜と、

前記第1の絶縁膜の開口を通して前記ホール素子の複数の半導体領域にそれぞれ接続された複数の電極と、

前記第1の絶縁膜の上に配置され且つ前記複数の電極にそれぞれ接続された複数の配線導体層と、

前記第1の絶縁膜及び前記複数の電極及び前記複数の配線導体を覆うように形成された第2の絶縁膜と、

平面的に見て前記ホール素子の主動作領域に沿う部分を有するように前記第2の絶縁膜の上に配置された検出電流通路用導体層と前記検出電流通路用導体層を覆う

ように形成された第3の絶縁膜と、

平面的に見て少なくとも前記ホール素子の主動作領域の一部を覆うように前記第3の絶縁膜の上に配置されたシールド層と、を備えた電流検出装置。

【請求項4】 前記導体層は前記主動作領域の外周の少なくとも3/4に沿うように配置されていることを特徴とする請求項1又は2又は3記載の電流検出装置。

【請求項5】 更に、前記導体層の上に磁性体から成る集電体が配置されていることを特徴とする請求項1又は2又は3又は4記載の電流検出装置。

【発明の詳細な説明】

【0001】

【発明の属する分野】 本発明は、ホール素子を備えた電流検出装置に関する。

【0002】

【従来の技術】 ホール素子は、ここに印加される磁界に正比例した電圧即ちホール電圧を発生する。従って、ホール素子を電流通路に沿って配置すると、電流通路を流れる電流に比例して発生する磁界がホール素子に作用し、ホール素子から電流に比例した電圧を得ることができ、

【0003】

【発明が解決しようとする課題】 ところで、本件出願人は、電流の検出感度を向上させるために、ホール素子を含む半導体基体の上面に絶縁膜を設け、この絶縁膜の上に検出電流の通路としての導体層を設けることをPCT/J P 99/05408で提案した。この様に半導体基体上に導体層を被検出電流の通路とすれば、ホール素子の主動作領域に電流通路を近接させることが可能になり、検出感度が向上する。しかし、ここには、誘導ノイズを防ぐための具体的手段が開示されていない。

【0004】 そこで、本発明の目的は誘導ノイズによる妨害を抑制して電流を高精度に検出即ち測定することができる電流検出装置を提供することにある。

【0005】

【課題を解決するための手段】 上記課題を解決し、上記目的を達成するための本発明は、電気回路の電流を検出するための装置であって、ホール素子を有する半導体基体と、前記ホール素子を覆うように前記半導体基体の一方の表面上に配置された第1の絶縁膜と、前記第1の絶縁膜の開口を通して前記ホール素子の複数の半導体領域にそれぞれ接続された複数の電極と、前記第1の絶縁膜の上に配置され且つ前記複数の電極にそれぞれ接続された複数の配線導体層と、前記第1の絶縁膜及び前記複数の電極及び前記複数の配線導体を覆うように形成された第2の絶縁膜と、平面的に見て少なくとも前記ホール素子の主動作領域の一部を覆うように前記第2の絶縁膜の上に配置されたシールド層と、前記シールド層を覆うように形成された第3の絶縁膜と、平面的に見て前記主動作領域に沿う部分を有するように前記第3の絶縁膜の上に配置され検出電流通路用導体層とを備えた電流検出装置に係わるものである。

【0006】 なお、請求項2に示すように、第4の絶縁膜を設け、この上に別のシールド層を設けることができる。また、請求項3に示すように電流通路形成用導体層を基準にして半導体基体と反対側にシールド層を設けることができる。また、請求項4に示すように、電流通路となる導体層をホール素子の主動作領域の外周の少なくとも3/4に沿うように配置することが望ましい。また、請求項5に示すように集電体を配置することが望ま

(3)

特開2001-230467

3

4

いい。

【0007】

【発明の効果】各請求項の発明によれば、単一又は複数のシールド層を設けるので、誘導ノイズ、又は電界ノイズ、又は電磁ノイズ等のノイズによる影響を軽減して電流検出の精度を高めることができる。また、電流通過用導体層及びシールド層を半導体基体一体的に形成するので、小型化及び低コスト化を図ることができる。また、電流通路用導体層とホール素子とが一体化されているので、両者の位置関係が一定となり、複数の電流検出装置間の電流検出のバラツキが少なくなり、且つ使い勝手が良くなる。また、請求項4の発明によれば、検出感度を更に高めることができる。また、請求項5の発明によれば、磁電変換の効率を高めることができる。

【0008】

【実施形態及び実施例】次に、図1～図8を参照して本発明の第1の実施形態及び実施例を説明する。図1及び図2に示す電流検出装置は、大別してホール素子1と、金属製支持板2と、第1及び第2の電流通路用端子3、4と、第1、第2、第3、第4、第5及び第6の外周リード端子6、7、8、9、10、11と、第1の電流通路形成用導体としての第1の金属ワイヤ12、第2の電流通路形成用導体としての第2及び第3の金属ワイヤ13、14及び導体層15と、絶縁板16と、下側シールド層17と、絶縁性外囲体としての樹脂封止体18と、上側シールド層50と、集電器としての板状集電体51とを備えている。

【0009】ホール素子1は、図3及び図8に示すように平面的に見て即ちホール素子1の主面及び支持板2の主面に対して垂直な方向から見て四角形であって、第1、第2、第3及び第4の電極19a、20a、21a、22aを有している。第1、第2、第3及び第4の電極19a、20a、21a、22aは、第1、第2、第3及び第4の配線導体層19b、20b、21b、22bを介して第1、第2、第3及び第4の端子19c、20c、21c、22cにそれぞれ接続されている。ホール素子1を使用する時には、第1及び第2の端子19c、20cに周知の制御電流供給回路が接続される。第3及び第4の端子21c、22cには周知の増幅器が接続される。第1、第2、第3及び第4の電極19a、20a、21a、22aは、図7及び図8に示す半導体基体23の第1、第2、第3及び第4の半導体領域24、25、26、27にそれぞれ接続されている。

【0010】半導体基体23は、平面的に見て四角形の板状のシリコンから成り、n型の第1、第2、第3及び第4の半導体領域24、25、26、27の他に、第5、第6、第7及び第8の半導体領域28、29、30、31を有する。第5の半導体領域28はn型導電型を有し、半導体基体23の大部分を占めるp型の第8の半導体領域31の中に島状に形成され、図7に示すよう

に平面的に見て十字状のパターンを有する。第1及び第2の半導体領域24、25は第5の半導体領域28の不純物濃度よりも高い不純物濃度を有するn⁺型半導体領域であって、図7に示すようにY軸方向において互いに離間して対向配置され且つ第5の半導体領域28の中に島状に形成されている。この第1及び第2の半導体領域24、25には第1及び第2の電極19a、20aがオーミック接触している。第1及び第2の端子19c、20cに制御電流供給回路を接続すると、第1の半導体領域24から第2の半導体領域25に向かう方向又はこれと逆の方向性を有して第5の半導体領域28に周知の制御電流I_cが流れる。従って、第1及び第2の半導体領域24、25を制御電流供給用半導体領域と呼ぶこともできる。

【0011】第3及び第4の半導体領域26、27は、第5の半導体領域28のn型不純物濃度よりも高い不純物濃度を有するn⁺型半導体領域であって、第5の半導体領域28のY軸方向の中央部分の両端の近くに配置されている。この第3及び第4の半導体領域26、27の一部は第5の半導体領域28に隣接し、残部はp型半導体から成る第6及び第7の半導体領域29、30に隣接している。X軸方向において互に対向している第3及び第4の半導体領域26、27には第3及び第4の電極21a、22aがオーミック接触している。第3及び第4の半導体領域26、27はホール電圧検出用半導体領域と呼ぶこともできる。p型の第6及び第7の半導体領域29、30はn⁺型の第3及び第4の半導体領域26、27の第5の半導体領域28に対する接触面積を制限するものである。

【0012】第1及び第2の半導体領域24、25間に制御電流I_cが流れ、この制御電流I_cに対して直交するように磁界を印加すると、第3及び第4の半導体領域26、27間に周知のホール効果の原理に従ってホール電圧が得られる。従って、ホール素子1のホール電圧を発生させるための主動作領域は、第5の半導体領域28における第1及び第2の半導体領域24、25の相互間及び第3及び第4の半導体領域26、27の相互間である。しかし、概略的には第5の半導体領域28の全体をホール素子の主動作領域と呼ぶことができる。

【0013】半導体基体23の一方の主面には多層絶縁膜32が設けられ、他方の主面には例えばアルミニウムから成る金属層33が設けられている。多層絶縁膜32は例えばシリコン酸化物から成る第1、第2及び第3の絶縁膜32a、32b、32cと、絶縁性接合材から成る第4の絶縁膜32dとから成る。例えばアルミニウムから成る第1、第2、第3及び第4の配線導体層19b、20b、21b、22bの一部は第1及び第2の絶縁膜32a、32bの間に配置され、これ等の一方の端は第1、第2、第3及び第4の電極19a、20a、21a、22aに、第1、第2、第3及び第4の電極19

(4)

特開2001-230467

5

a. 20a、21a、22aは第1の絶縁膜32aの開
口を介して第1、第2、第3及び第4の半導体領域2
4、25、26、27に接触している。また、第1、第
2、第3及び第4の配線導体層19b、20b、21
b、22bの他端は第2及び第3の絶縁膜32b、32
cの開口を介してこの上方に導出されて第1、第2、第
3及び第4の端子19d、20d、21d、22dに接
続されている。

【0014】厚さ約0.1 μ mのモリブデン(Mo)層
から成る導電性材料の上側シールド層50は、第2の絶
縁膜32bの上に例えば蒸着又はスパッタリング又はメ
ッキで形成されている。なお、このシールド層50は平
面的に見て少なくとも第5の半導体領域28を覆うよう
に配置され、且つグランドに接続される第4の端子22
cに対して電気的に接続されている。第3の絶縁膜32
cは蒸着又はスパッタリングで形成され、シールド層5
0を覆うように配置されている。第2の電流通路を形成
するための導体層15は厚さ約5~13 μ mの金(A
u)層から成り、第3の絶縁膜32cの上にメッキ又は
蒸着又はスパッタリングで形成されている。空気よりも
透気率の高い板状磁性体(例えばフェライト、Fe、N
i等)から成る集磁体51は導体層15の上に形成され
た第4の絶縁膜32dの上に配置されている。なお、集
磁体51は平面的に見て少なくとも第5の半導体領域2
8を覆うように配置され導体層15の上に絶縁性樹脂接
着材から成る第4の絶縁膜32dによって固着されてい
る。集磁体51を板状磁性体とする代りに、第4の絶縁
膜32d上に蒸着、塗布等によって磁性体膜を形成し、
これを集磁体とすることもできる。

【0015】支持板2は図5から明かなように、この
主面に垂直な方向から見て即ち平面的に見て全体的に四
角形のパターンに形成され、ホール素子1よりも僅かに
大きい面積を有する。この支持板2は0.5~1.0m
m程度の厚さを有する例えば裏面にニッケルメッキ層を
有する銅板から成る金属板であって、ホール素子1を機
械的に支持する機能を有する他に、放熱板としての機能
も有し、更に静電シールドとしても機能する。支持板2
の対向する対の縁から第5及び第6の外部リード端子1
0、11が導出されている。この外部リード端子10、
11はグランドに対する接続に使用される。第1及び第
2の電流通路用端子3、4は支持板2の1つの縁に沿
って配置されている。ホール素子を外部に接続するための
第1~第4の外部リード端子6~9は支持板2から僅か
に離間している。支持板2、第1及び第2の電流通路用
端子3、4、第1~第6の外部リード端子6~11は図
5で破線で示す樹脂封止体18によって被覆され、機械
的に相互に連結される。

【0016】支持板2と第1及び第2の電流通路用端子
3、4とホール素子用の第1~第6の外部リード端子6
~11とは図6に示すリードフレーム40に基づいて形

6

成されており、同一の材料且つ同一厚みの金属板から成
る。リードフレーム40は図6で左側の端子3、6、
8、10を相互に連結するための第1の帯状連結部分4
1と、右側の端子4、7、9、11を相互に連結するた
めの第2の帯状連結部分42と、第1及び第2の帯状連
結部分41、42を連結するための第3の帯状連結部分
43とを有する。図6には1個のホール素子の端子3、
4、6~11を含むリードフレーム40が示されている
が、実際には1つのリードフレーム40に複数のホール
素子のための多数の端子が設けられている。第1及び第
2の電流通路用端子3、4及び第1~第6の外部リード
端子6~11は樹脂封止体18が形成された後に図6の
銅線の位置で切断される。

【0017】絶縁板16は平面形状がホール素子1より
も少し大きい四角形の例えばセラミック板であって、ホ
ール素子1を支持板2から絶縁する機能の他に、磁性体
層17及びホール素子1を機械的に支持する機能を有す
る。絶縁板16の上面にホール素子とほぼ同一の平面パ
ターンを有するように形成されたシールド層17は例え
ば鉄、ニッケル、コバルト等の導電性を有する磁性体か
ら成り、外部電界及び磁界をシールドする機能を有す
る。このシールド層17はワイヤ17aによって外部リ
ード端子10に接続されている。このシールド層17は
磁気シールド効果の他に、導体層15の電流に基づいて
生じた磁束の経路の磁気抵抗を低下させる機能即ち集
磁機能も有する。なお、誘導ノイズを防ぐための導電体層
と磁気ノイズを防ぐための磁性体層との積層体をシール
ド層17とすることができる。また、シールド層17を
Cu、Mo等の非磁性導体とすることもできる。また、
シールド層17をフェライト等の絶縁性磁性体層とする
ことができる。

【0018】シールド層17を備えた絶縁板16は、図
2及び図8に示すように支持板2の主面上に絶縁性接着
層34によって固着されている。ホール素子1の下面の
金属層33は半田等の導電性接合材層35によってシール
ド層17に固着されている。

【0019】ホール素子1の例えばアルミニウムから成
る第1、第2、第3及び第4の端子19c、20c、21
c、22cは、図1に示すように第1、第2、第3及
び第4の外部リード端子6、7、8、9に金属ワイヤ3
6、37、38、39によって接続されている。

【0020】第1及び第2の電流通路用端子3、4の相
互間に接続された第1の金属ワイヤ12は第1の電流通
過を形成するためのアルミニウム線であって、検出電
流Isを第1及び第2の電流Is1、Is2に分流した時の
第1の電流Is1を流すことができるように形成されてい
る。

【0021】第1の電流通路に並列接続された第2の電
流通路の電流Is2に基づく磁束をホール素子1に与える
ために、例えばアルミニウムから成る導体層15が半導

(5)

特開2001-230467

7

8

体基体23の主面に対して垂直な方向から見て即ち平面的に見て略△状に形成され、ホール素子1の主動作領域としての第5の半導体領域28が導体層15の内側に配置されている。この導体層15の一端部と第1の電流通路用端子3とがアルミニウムから成る第2の金属ワイヤ13によって接続されている。また、導体層15の他端部と第2の電流通路用端子4とがアルミニウムから成る第3の金属ワイヤ14によって接続されている。第1の金属ワイヤ12の一端から他端までの抵抗値をR1、第2の金属ワイヤ13と導体層15と第3の金属ワイヤ14との直列回路の一端から他端までの抵抗値をR2とし、第1及び第2の電流通路用端子3、4の抵抗は無視できるほど小さいとすれば、第1及び第2の電流通路の電流 i_{s1} 、 i_{s2} は次式に示す値になる。

$$i_{s1} = i_s \{ R_2 / (R_1 + R_2) \}$$

$$i_{s2} = i_s \{ R_1 / (R_1 + R_2) \}$$

【0022】図1に示す電流検出装置で電流 i_s を検出又は測定する時には、第1及び第2の電流通路用端子3、4を電気回路に直列に接続し、且つ第1及び第2の外部リード端子6、7に周知の制御電流供給回路を接続し、制御電流 I_c を第1及び第2の半導体領域24、25間に流し、第3及び第4の外部リード端子8、9に周知の増幅器を接続する。これにより、検出電流 i_s の一部から成る電流 i_{s1} が導体層15に分流し、アンペアの右ネジの法則に従って図8で破線で示す向きの磁界Hが発生する。この磁界Hの向きは第5の半導体領域28の制御電流 I_c の向きに垂直であるので、第3及び第4の半導体領域26、27間即ち第3及び第4の電極8、9間にホール電圧が発生する。このホール電圧は磁界Hに比例し、磁界Hは検出電流 i_s に比例するので、ホール電圧によって検出電流 i_s を検出することができる。

【0023】本実施例の電流検出装置は次の利点を有する。

(1) ホール素子の第5の半導体領域28を含む主動作領域の表面側がシールド層50で覆われているので、導体層15の電圧変化によって生じるホール素子の第3及び第4の端子21c、22c間の電圧変化即ち誘導ノイズ、及び外来の電界又は電磁界によるノイズをこのシールド層50で吸収即ち抑制することができ、ホール素子の第5の半導体領域28を含む主動作領域の耐ノイズ性を向上させることができる。

(2) 支持板2及び導電性接合層35aがホール素子の下側の誘導ノイズのシールド層として作用するので、これと上側のシールド層50とがホール素子の主動作領域を挟み込んだ状態となり、高いシールド効果を得ることができる。

(3) シールド層50を半導体基体23の上の絶縁膜32bと32cとの間に挟み込むように積層しているの

で、

(4) 集磁体51を有するので、導電層15の電流に基づいて発生した磁束を第5の半導体領域28に良好に導くことができ、電流検出感度を上げることができる。

(5) ホール素子1が形成されている半導体基体23の表面の絶縁膜32の上に電流通路としての導体層15を設け、この導体層15をホール素子1に隣接配置したので、電流通路をホール素子1に対して近接配置することが可能になり、電流 i_s の検出感度の向上を図ることができる。

(6) 電流通路としての導体層15をホール素子1の全周の3/4以上の、約95%を囲むように配置したので、平面的に見て略四角形の第5の半導体領域28の4つの辺の全ての方向から磁界即ち磁束Hを第5の半導体領域28に作用させることができ、電流 i_{s1} の検出感度の向上を図ることができる。

(7) 樹脂封止体18でホール素子1、支持板2、第1及び第2の電流通路用端子3、4、外部リード端子6～11、及びワイヤ12～14、36～39、集磁体51を被覆しているので、これ等の一体化及び保護を良好に達成できる。

(8) 検出電流 i_s を第1及び第2の電流 i_{s1} 、 i_{s2} に分割し、この一方の電流 i_{s2} を検出するので、半導体基体23の上の導体層15に例えば100Aのような比較的大きな電流を流さず、例えば10A程度の小さい電流を流して検出電流 i_s を検出することができる。なお、R1とR2の比を1:9にすることによって i_s が100Aの時に i_{s2} が10Aになる。

(9) 第1の電流通路形成導体としての第1の金属ワイヤ12と、第2の電流通路形成導体としての第2及び第3の金属ワイヤ13、14及び導体層15とが同一の樹脂封止体18によって被覆された構成であるので、両者の温度差を小さくすることができ、温度変化による第1及び第2の電流 i_{s1} 、 i_{s2} の比の変化が少なくなり、精度の高い電流検出が可能になる。

(10) 第1、第2及び第3の金属ワイヤ12、13、14は同一材料であるから、温度による抵抗変化率も同一となり、分流比の精度が高くなり、高精度の電流検出ができる。

(11) 絶縁板16を設けたので、ホール素子1と支持板2の電気的分離を良好に達成することができる。

(12) シールド層17を設けたので、磁気及び電界に基づく外来ノイズを除去することができる。

(13) 支持板2、第1及び第2の電流通路用端子3、4、第1～第6の外部リード端子6～11をリードフレーム40に基づいて形成することができるので、電流検出装置の製造が容易になり、このコストの低減を図ることができる。

【0024】

【第2の実施例】次に、図9及び図10を参照して第2

9

の実施例の電流検出装置を説明する。但し、図9及び図10において図1～図8と実質的に同一の部分には同一の符号を付してその説明を省略する。また、第2の実施例の説明において、第1の実施例と共通する部分は図1～図7を参照する。

【0025】第2の実施例の電流検出装置は、図8の第1の実施例の電流検出装置から、第1の金属ワイヤ12、絶縁板16、シールド層17、金属層33、絶縁性接着層34及び導電性接合層35を省き、支持板2をA

gベーストから成る導電性接合層35aによってGaAsから成る半導体基体23の下面に固着し、この他は第1の実施例と同一に構成したものである。

【0026】第2の実施例の電流検出装置では、第1の金属ワイヤ12が省かれているので、第1及び第2の電流通路用端子3、4に流れる電流の全部が導体層15に流れる。

【0027】第2の実施例の電流検出装置は第1の実施例の上記(1)～(7)及び(13)と同一の利点を有する。

【0028】

【第3の実施例】図11に示す第3の実施例の電流検出装置は、図10に示した第2の実施例の電流検出装置に第2のシールド層50aを追加し、この他は図10と同一に構成したものである。図11においては、検出電流が流れる導体層15と半導体基体23との間に第1のシールド層50を有する他に、第4の絶縁膜32dと集電体51との間にMo（モリブデン）から第2のシールド層50aを有する。この第2のシールド層50aは、第1のシールド層50と同様に耐ノイズ性向上に寄与する。なお、図11に示す電流検出装置において、第2のシールド層50aで目標のシールド効果が得られる場合には第1のシールド層50を省くことができる。また、図11の電流検出装置の変形として、第2のシールド層50aと集電体51との位置を逆にして集電体51の上に第2のシールド層50aを配置することができる。

【0029】

【変形例】本発明は上述の実施例に限定されるものでなく、例えば次の変形が可能なるものである。

(1) 半導体基体23をシリコン又はGaAs以外の3-5族化合物半導体等の別の半導体で形成することができる。3-5族化合物半導体の場合は外部磁界や誘導ノイズの影響を受け易いので、シールド層17、50の値がより高くなる。

(2) 第1の実施例において、絶縁板16及びシールド層17を省いてホール素子1を支持板2の上に直接に固着することができる。

(6)

特開2001-230467

10

【(3)】図11の第2のシールド層50aと同様なものを図8の第4の絶縁膜32dの上に配置することができる。

【(4)】半導体基体23中にホール素子1の出力電圧（ホール電圧）を増幅させるための増幅器を形成することができる。

【(5)】半導体基体23に複数のホール素子を形成し、複数のホール素子の組合せて電流を検出し、この検出感度を高めることができる。

【図面の簡単な説明】

【図1】本発明の第1の実施例の電流検出装置を第4の絶縁膜、集電体及び樹脂封止体を省いて示す平面図である。

【図2】図1の電流検出装置をA-A線に相当する部分で示す断面図である。

【図3】図1のホール素子を示す平面図である。

【図4】図1のシールド層を有する絶縁板を示す平面図である。

【図5】図1の支持板、第1及び第2の電流通路用端子、及び第1～第6の外部リード端子を示す平面図である。

【図6】図1の電流検出装置のためのリードフレームの一部を示す平面図である。

【図7】図1のホール素子の半導体基体を拡大して示す平面図である。

【図8】図1のホール素子の1部を図1のB-B線によって示す拡大断面図である。

【図9】第2の実施例の電流検出装置を図1と同様に第4の絶縁膜、集電体及び樹脂封止体を省いて示す平面図である。

【図10】図9のホール素子の1部を図9のC-C線によって示す拡大断面図である。

【図11】第3の実施例の電流検出装置を図10と同様な装置で示す断面図である。


【符号の説明】

- 1 ホール素子
- 2 支持板
- 3、4 第1及び第2の電流通路用端子
- 6、7、8、9、10、11 外部リード端子
- 12～14 ワイヤ
- 15 導体層
- 50 シールド層


(7)

特開2001-230467


【図 1】




【図 2】




【図 4】



【図 3】



【図 11】




BEST AVAILABLE COPY


(8)

特開2001-230467

【図5】




【図6】




(9)

特開2001-230467


【図7】



【図8】



【図9】



BEST AVAILABLE COPY

